Él obtuvo el grado de Ingeniero en Electrónica por el Instituto Tecnológico de Celaya en 1999. Obtuvo el grado de Maestro y Doctor en Ciencias de la Electrónica por parte del Instituto Nacional de Astrofísica, Óptica y Electrónica (INAOE) en el año 2003 y 2009 respectivamente. Del año 2010 al 2011 ocupó el puesto de profesor asistente en el INAOE. Del 2011 al 2013 realizó una estancia posdoctoral en el Centro de Investigación en Micro y Nanotecnología (MICRONA) de la Universidad Veracruzana. Desde el 2013 a la fecha, es Académico-Investigador de tiempo completo de la Universidad Veracruzana. Ha participado como organizador de 4th Biannual European – Latin American Summer School on Design, Test, and Reliability (BELAS-2015), el 16th IEEE Latin American Test Symposium (LATS-2015) y el International Conference on Computing and Telematics (ICCSAT-2015). En el año 2018 publicó el libro “Timing Performance of Nanometer Digital Circuits Under Process Variations”. Sus áreas de especialización e intereses de investigación son el Diseño de Sistemas Digitales a nivel VLSI y Nano-Computación Confiable, específicamente en metodologías de diseño y prueba para superar los problemas de variabilidad, confiabilidad y manufacturabilidad de los sistemas VLSI debido a la agresiva reducción de tamaño de los dispositivos FET y al uso de tecnologías emergentes.
He received the Electronics Engineering degree in 1999 from the Technological Institute of Celaya, Mexico. He received the Master and Ph.D. degree in 2003 and 2009, respectively, from the National Institute for Astrophysics, Optics, and Electronics (INAOE), Mexico. From 2010 to 2011 he was an assistant professor at INAOE. From 2011 to 2013 he occupied a postdoctoral position in the Research center in Micro and Nanotechnology (MICRONA) of the University Veracruzana. Since 2013 he is Full-time Professor of the University Veracruzana in Xalapa, Mexico. He has served as program and organizing committee member of the 4th Biannual European – Latin American Summer School on Design, Test, and Reliability (BELAS-2015) and the International Conference on Computing and Telematics (ICCSAT-2015). He served as organizing committee member of the 16th IEEE Latin American Test Symposium (LATS-2015). In 2018 he published the book “Timing Performance of Nanometer Digital Circuits Under Process Variations”. His areas of expertise and research interest are the design of VLSI digital systems and dependable nano-computing, specifically design and test methodologies to overcome variability, reliability, and manufacturability of VLSI systems due to the aggressive scaling-down of FET devices and the use of emerging technologies.
Circuito Gonzalo Aguirre Beltrán S/N, Zona Universitaria
C.P. 91090
Xalapa, Ver., México
Tel: +52 228 8421700 ext. 11273
josegarcia@uv.mx